SEMICONDUCTOR DEVICE

Patent Number:

JP10050982

Publication date:

1998-02-20

Inventor(s):

MAEDA YUKIHIKO; ENOKI TAKATOMO; ISHII YASUNOBU

Applicant(s):

NIPPON TELEGR & TELEPH CORP < NTT>

Requested Patent:

☐ JP10050982

Application Number: JP19960202467 19960731

Priority Number(s):

IPC Classification:

H01L29/778; H01L21/338; H01L29/812

EC Classification:

Equivalents:

Abstract *

PROBLEM TO BE SOLVED: To realize a high performance lattice commensurate system (X=0.53) or lattice incommensurate system (X>0.53) InP base HEMT(high electron mobility transistor) by suppressing or reducing generation of kink, lowering of breakdown strength, increase of drain conductance, etc. SOLUTION: In a heterojunction field effect transistor having a double heterostructure channel layer of lattice commensurate system and lattice incommensurate system where a two-dimensional electron channel is formed by a gate voltage, spatial positions where electron and hole are present locally are superposed by inserting a semiconductor layer located above the valence band of the channel layer into a heterojunction interface on the side for forming the two-dimensional electron channel in the double heterostructure of the channel layer.

Data supplied from the esp@cenet database - 12

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-50982

(43)公開日 平成10年(1998) 2月20日

(51) Int.Cl.6

酸別配号

庁内整理番号 9447-4M FΙ

技術表示箇所

H01L 29/778

21/338 29/812 H01L 29/80

Н

審査請求 未請求 請求項の数4 OL (全 6 頁)

(21)出願番号

特願平8-202467

(22)出願日

平成8年(1996)7月31日

(71)出願人 000004226

日本電信電話株式会社

東京都新宿区西新宿三丁目19番2号

(72)発明者 前田 就彦

東京都新宿区西新宿三丁目19番2号日本電

信電話株式会社内

(72)発明者 榎木 孝知

東京都新宿区西新宿三丁目19番2号日本電

信電話株式会社内

(72)発明者 石井 康信

東京都新宿区西新宿三丁目19番2号日本電

信電話株式会社内


(74)代理人 弁理士 福森 久夫

(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】 本発明の目的は、格子整合(X=0.53) および非格子整合系(X>0.53)のInPベースHEMTにおいて観察されるキンクの発生、耐圧の低下、ドレインコンダクタンスの増大等を抑制・低減し、InPベースHEMTの高性能化を行なうことである。

【解決手段】 本発明は、格子整合系および格子非整合系のダブルへテロ構造のチャネル層を有し、ゲート電圧によって2次元電子チャネルを形成させるヘテロ接合電界効果トランジスタにおいて、前記チャネル層のダブルヘテロ構造のうち、2次元電子チャネルを形成する側のヘテロ接合界面に、価電子帯の上端が前記チャネル層の価電子帯より上部に位置する半導体層を挿入することにより、電子とホールの局在する空間的位置を重ねたことを特徴とする。



排入層 : (1) Aly Ga1-Y1As1-Y2Sby2

(2) In Y 1 Al 1 - Y 1 As 1 - Y 2 Sb Y 2

(3) Ga As 1- Y2 Sb Y2

(4) Sb 单原子层

【特許請求の範囲】

【請求項1】 格子整合系および格子非整合系のダブル ヘテロ構造のチャネル層を有し、ゲート電圧によって2 次元電子チャネルを形成させるヘテロ接合電界効果トラ ンジスタにおいて、

前記チャネル層の前記ダブルへテロ構造のうち、前記2次元電子チャネルを形成する側のヘテロ接合界面に、価電子帯の上端が前記チャネル層の価電子帯より上部に位置する半導体層を挿入することにより、電子とホールの局在する空間的位置を重ねたことを特徴とする半導体装置。

【請求項2】 前記半導体層の厚みが、2nm以下であることを特徴とする請求項1記載の半導体装置。

【請求項3】 前記半導体層が、 $Al_{y_1}Ga_{1-y_1}As_{1-y_2}Sb_{y_2}層、<math>In_{y_1}Al_{1-y_1}As_{1-y_2}Sb_{y_2}$ 層(0 < Y1, Y2 < 1)、 $In_{y_1}Ga_{1-y_1}As_{1-y_2}Sb_{y_2}$ 層(0 < Y1, Y2 < 1)、 $GaAs_{1-y_2}Sb_{y_3}$ 層(0. $2 \le Y3 \le 0$. 4)、あるいはSb 局から選択されることを特徴とする請求項1 又は2記載の半導体装置。

【請求項4】 前記2次元電子チャネルを形成する側の ヘテロ接合が、 $I_{n_x}G_{a_{1-x}}A_s$ チャネル層と $I_{n_y}A_s$ $I_{1-y}A_s$ 障壁層とにより構成されることを特徴とする 請求項1乃至3のいずれか1項に記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ダブル・ヘテロ構造チャネルを有する超高速・超高周波用化合物半導体電界効果トランジスタに関する。

[0002]

【従来の技術】従来より、高電子移動度トランジスタ (HEMT)の中でも、InP基板上に作製したヘテロ接合電界効果トランジスタは、 $In_XGa_{1-X}As$ チャネルの高いIn組成($X \ge 0$. 53)によって高い電子移動度が得られるため、GaAsベースHEMTに比べて高速動作が可能である。しかしながら、In組成の高い $In_XGa_{1-X}As$ チャネルは衝突イオン化率が高くなるため、デバイス動作において多くの正孔を発生し、これが原因となって、電流・電圧特性(I-V特性)におけるキンクの発生、耐圧の低下、ドレインコンダクタンスの増大といったデバイス動作に好ましくない現象が発現する。従って、InPベースHEMTの高性能化を行なうためには、これらの現象を抑制・低減することが必要とされていた。

[0003]

【発明が解決しようとする課題】本発明の目的は、格子整合(X=0.53)および非格子整合系(X>0.53)のInPベースHEMTにおいて観察されるキンクの発生、耐圧の低下、ドレインコンダクタンスの増大等を抑制・低減し、InPベースHEMTの高性能化を行なうことである。

[0004]

【課題を解決するための手段】本発明は、格子整合(X = 0.53)および非格子整合系(X > 0.53)における、従来のInPベースHEMTにおいて観察されるキンクの発生、耐圧の低下、ドレインコンダクタンスの増大等を抑制・低減するため、下記手法により、素子内の電子・正孔の再結合を促進することによって正孔濃度を低下させ、上記の目的を実現するものである。

【0005】本発明の主たる構成は、格子整合系および格子非整合系のダブルへテロ構造のチャネル層を有し、ゲート電圧によって2次元電子チャネルを形成させるへテロ接合電界効果トランジスタにおいて、前記チャネル層のダブルへテロ構造のうち、2次元電子チャネルを形成する側のヘテロ接合界面に、価電子帯の上端が前記チャネル層の価電子帯より上部に位置する半導体層を挿入することにより、電子とホール(正孔)との局在する空間的位置を重ねたことを特徴とする。

【0006】ここで、前記挿入される半導体層の厚みが、2nm以下であることを特徴とすることが好ましい。

【0007】また、前記挿入される半導体層は、例えば、 $A1_{y1}Ga_{1-y1}As_{1-y2}Sb_{y2}$ 層、 $In_{y1}A1_{1-y1}As_{1-y2}Sb_{y2}$ 層、 $In_{y1}Ga_{1-y1}As_{1-y2}Sb_{y2}$ 層 (0<Y1, Y2<1)、 $GaAs_{1-y2}Sb_{y3}$ 層 (0. $2 \le$ Y3 \le 0. 4)あるいはSb 層等のうちから選択されることが好ましい。

【0008】さらに、前記2次元電子チャネルを形成する側のヘテロ接合が、 $In_xGa_{1-x}As$ チャネル層と $In_yAl_{1-y}As$ 障壁層と、により構成されることが好ましい。

[0009]

【発明の実施の形態】まず、図1および図2に本発明によるInPベースHEMTのポテンシャル構造の概念図を示す。

【 0010】図1は、 $I_{n_x}Ga_{1-x}$ Asチャネル層と基板表面側の $I_{n_y}Ga_{1-y}$ As障壁層との間に、 $Al_{y_1}Ga_{1-y_1}As_{1-y_2}Sb_{y_2}$ 層、 $I_{n_{y_1}}Al_{1-y_1}As_{1-y_2}Sb_{y_2}$ 層(0<Y1,Y2<1)、 $GaAs_{1-y_3}Sb_{y_3}$ 層(0. 2 \leq Y3 \leq 0. 4)、あるいはSb 単原子層が挿入されているチャネル・ポテンシャル構造を示す図である。

【 0011 】図 2 は、 $I_{n_x}Ga_{1-x}As$ チャネル層と基板表面側の $I_{n_y}AI_{1-y}As$ 障壁層との間に、 $I_{n_{y1}}Ga_{1-y_1}As_{1-y_2}Sb_{y_2}層(0 < Y1. Y2 < 1) が挿入されているポテンシャル構造を示す図である。$

【0012】これら本発明のポテンシャル構造を示した 図1および図2の本質的な特徴は、挿入層の価電子帯の 上端がInGaAsチャネル層の価電子帯の上端よりも 上に存在していることである。

【0013】ここで、図1および図2で示した本発明に

よるチャネル・ポテンシャル構造の作用を、図3~図5を用いて詳述する。

【0014】図3は従来例であり、図6に示した従来型のInPベースHEMTのポテンシャル構造において、ゲート電圧を印加状態で基底状態の電子および正孔の波動関数の二乗を、チャネル・ポテンシャル形状と共に模式的に示した図である。波動関数の二乗はその量子状態に存在する電子あるいは正孔の存在確率を示すもので、形状は電子あるいは正孔の分布状態を示すものである。図3においては、ゲート電圧印加によって生じた電界によって、電子の波動関数(二乗値)101は基板表面側に、正孔の波動関数(二乗値)102は反基板表面側に、正孔の波動関数(二乗値)102は反基板表面側に引き寄せられており、このため、両者(101及び102)の空間的な重なりが小さくなっていることがわかる。

【0015】また、電子と正孔の再結合の確率は、両者の波動関数 (二乗値) の重なりに比例するので、図3の状態は、このチャネル・ポテンシャル構造における再結合の確率が小さく、したがって、高い濃度の正孔が素子内に存在することがわかった。

【0016】ここで、図4は、図1に示した本発明のInPベースHEMTのポテンシャル構造におけるゲート電圧印加状態での基底状態の電子の波動関数(二乗値)201および正孔の波動関数(二乗値)202を、チャネル・ポテンシャル形状と共に模式的に示したものである。

【0017】図4においては、 $In_xGa_{1-x}As$ チャネル層と基板表面側の $In_yAl_{1-y}As$ 障壁層との間に、 $Al_{y_1}Ga_{1-y_1}As_{1-y_2}Sb_{y_2}$ 層、 $InY_1Al_{1-y_1}As_{1-y_2}Sb_{y_2}$ 層(0<Y1, Y2<1)、 $GaAs_{1-y_3}Sb_{y_3}$ 層(0.2 \leq Y3 \leq 0.4)あるいはSb単原子層が挿入されているため、挿入層の価電子帯の上端がInGaAsチャネル層の価電子帯の上端よりも上に存在し、その結果、正孔の波動関数(二乗値)202は電子の波動関数(二乗値)201と同様に基板表面側に引き寄せられている様子が示されている。

【0018】したがって、本発明のチャネル・ポテンシャル構造においては、電子と正孔との波動関数(二乗値)の重なりが大きくなるため、再結合の確率が促進され、素子内の正孔濃度が低下しており、その結果、キンクの発現、耐圧の低下、ドレインコンダクタンスの増加といったデバイス動作に好ましくない現象が抑制・低減される。

【0019】さらに、図5は、図2に示した本発明のInPベースHEMTにおけるゲート電圧印加状態での基底状態の電子および正孔の波動関数の二乗を、チャネル・ボテンシャル形状と共に模式的に示したものである。【0020】図5においては、 $In_xGa_{1-x}As$ チャネル層と基板表面側の $In_yGa_{1-y}As$ 障壁層との間に、 $In_{y_1}Ga_{1-y_1}As_{1-y_2}Sb_{y_2}$ 層(0<Y1.Y2<

1)が挿入されているため、挿入層の価電子帯の上端が InGaAsチャネル層の価電子帯の上端よりも上に存在し、その結果、正孔の波動関数(二乗値)302は電子の波動関数(二乗値)301と同様に基板表面側に引き寄せられている様子が示されている。

【0021】この状況は、図4の状況と基本的に同じであり、本発明のチャネル・ポテンシャル構造においても、キンクの発現、耐圧の低下、ドレインコンダクタンスの増加といったデバイス動作に好ましくない現象が抑制・低減される。

【0022】なお、本発明の図4および図5いずれの場合においても、挿入層の厚さを2nm以下とすると、下記実施例に示す範囲の元素組成においては挿入層の格子不整合は問題とはならない。

[0023]

【実施例】本発明は、以下の実施例に限定されないこと はいうまでもない。

【0024】(実施例1)図1の構造において、挿入層を $GaAs_{1-Y2}Sb_{Y2}$ とし、 $0.2 \le Y2 \le 0.4$ とした構造。Y2をこのように変化させる時、図1における $\Delta Eh d 0.2$ e $V \le \Delta Eh \le 0.5$ e V のように変化し、図4に示す状況が作りだされた。なお、 $\Delta Ee d \Delta Ee \sim 0.1$ e V程度であった。

【0025】(実施例2)実施例1において、 $In_xGa_{1-x}As$ チャネル層のIn 組成Xが $0.53 \le X \le 0$ である非格子整合チャネルを含む構造。 $In_xGa_{1-x}A$ sの価電子帯上端はXが変化しても大きくは変化しないので、この構造においても図4に示す状況が作りだされた。

【0026】(実施例3)実施例1において、 $In_XGa_{1-X}As$ チャネル層のIn 組成Xがチャネル層内で変化させられている組成変調非格子整合チャネルを含む構造。ここで、Xは $0.53 \le X \le 1$ とする。例えば、X を基板表面側から反基板表面側に、 $X=1.0 \rightarrow 0.5$ 3のように段階的にあるいは連続的に変化させたチャネル構造がその例である。

【0027】(実施例4)図1の構造において、挿入層を $A1_{Y1}Ga_{1-Y1}As_{1-Y2}Sb_{Y2}$ 層とし、 $0 < Y1 \le 0.5$ 、 $0.4 \le Y2 \le 0.7$ とした構造。本実施例の構造においては、図1における ΔE hおよび ΔE eは、 $0.2 eV \le \Delta E$ h $\le 0.6 eV$ 、 $0.1 eV \le \Delta E$ e $\le 0.3 eV$ 程度であった。かかる ΔE h によって図4に示す状況が作りだされた。本実施例4は実施例1に比べて ΔE eが大きく、より多くの電子をチャネルに閉じ込めるのに有利な構造であった。

【0028】(実施例5)実施例4において、 $\ln_x G$ $a_{1-x}As$ + x

れた。

【0029】(実施例6)実施例4において、 $In_xGa_{1-x}As$ チャネル層のIn 組成Xがチャネル層内で変化させられている組成変調非格子整合チャネルを含む構造。ここで、Xは $0.53 \le X \le 1.0$ とする。例えば、Xを基板表面側から反基板表面側に、 $X=1.0 \to 0.53$ のように段階的にあるいは連続的に変化させたチャネル構造がその例である。

【0030】(実施例7)図1の構造において、挿入層を $I n_{y1}A 1_{1-y1}A s_{1-y2}S b_{y2}$ 層とし、Y1=0.52、 $0.2 \le Y 2 \le 0.4$ とした構造。Y 2をこのように変化させる時、図1における $\Delta E n t 0.2 e V \le \Delta E n \le 0.5 e V$ のように変化し、図4に示す状況となった。なお、 $\Delta E e t t \Delta E e \sim 0.1 e V$ 程度であった。

【0031】(実施例8)実施例7において、 $In_xGa_{1-x}As$ チャネル層のIn 組成Xが $0.53 \le X \le 0.8$ である非格子整合チャネルを含む構造。 $In_xGa_{1-x}As$ の価電子帯上端はX が変化しても大きくは変化せず、この構造においても図4に示す状況となった。【0032】(実施例9)実施例7において、 $In_xGa_{1-x}As$ チャネル層のIn 組成X がチャネル層内で変化させられている組成変調非格子整合チャネルを含む構造。ここで、X は $0.53 \le X \le 1.0$ とする。例えば、X を基板表面側から反基板表面側に、X=1.0 → 0.53 のように段階的にあるいは連続的に変化させたチャネル構造がその例である。

【0033】(実施例10)図1の構造において、挿入層をSb単原子層とした構造。挿入界面の価電子帯上端が上昇し、図4に示す状況が作りだされた。

【0034】(実施例11)実施例10において、 $In_xGa_{1-x}As$ チャネル層のIn組成Xが $0.53 <math>\leq X \leq 0.8$ である非格子整合チャネルを含む構造。 $In_xGa_{1-x}As$ の価電子帯上端はXが変化しても大きくは変化しないので、この構造においても図4に示す状況が作りだされた。

【0035】(実施例12) 実施例10において、In $_{x}Ga_{1-x}As$ チャネル層のIn 組成Xがチャネル層内で変化させられている組成変調非格子整合チャネルを含む

構造。ここで、Xは0.53≦X≦1.0とする。例えば、Xを基板表面側から反基板表面側に、X=1.0→0.53のように段階的にあるいは連続的に変化させたチャネル構造がその例である。

【0036】 (実施例13) 図2の構造の挿入層 $I_{n_{Y1}}$ $Ga_{1-Y1}As_{1-Y2}Sb_{Y2}層 (0<Y1, Y2<1)$ において、Y1=X1、0. $2\leq Y2\leq 0$. 4 とした構造。ただし、X1 は $I_{n_X}Ga_{1-X}As$ チャネル層の I_{n} 和成 X=X1 であり、0. $53\leq X1\leq 0$. 8 とする。 Y2 をこのように変化させる時、本実施例の図2における Δ といる Δ をいる Δ といる Δ をいる Δ といる Δ

【0037】(実施例14)実施例13において、 $In_{x}Ga_{1-x}As$ チャネル層のIn 組成X がチャネル層内で変化させられている組成変調非格子整合チャネルを含む構造。ここで、X は $0.53 \le X \le 0.8$ とする。この場合の $In_{y_1}Ga_{1-y_1}As_{1-y_2}Sb_{y_2}$ 層(0<Y1, Y2<1)におけるY1は、X の最大値に等しくするものとする。

[0038]


【発明の効果】本発明によれば、InGaAsチャネル層における電子・正孔の再結合速度を促進するため、素子内の正孔濃度を低下することが可能になる。その結果、従来より解決が困難であった、キンクの発現、耐圧の低下、ドレインコンダクタンスの増加等のInGaAsチャネルにおいて発現するデバイス動作に好ましくない現象を抑制・低減することが可能となる。

【図面の簡単な説明】

【図1】本発明によるInPベースHEMTのポテンシャル構造を示す図である。

【図2】本発明によるInPベースHEMTのボテンシャル構造を示す図である。

- 、【図3】本発明の作用を示すための説明図である。
 - 【図4】本発明の作用を示すための説明図である。
 - 【図5】本発明の作用を示すための説明図である。
- 【図6】従来型のInPベースHEMTのポテンシャル 構造を示す図である。




撑入層 : Ln_{Y1}Ga_{1-Y1}As_{1-Y2}Sb_{Y2}

挿入層 : (1) $\text{Al}_{Y1}\text{Ga}_{1-Y1}\text{As}_{1-Y2}\text{Sb}_{Y2}$

(2) $\ln_{\Upsilon_1} Al_{1-\Upsilon_1} As_{1-\Upsilon_2} Sb_{\Upsilon_2}$


(3) $GaAs_{1-Y2}Sb_{Y2}$


(4) Sb 単原子層



(3) Ga As_{1-Y2}Sb_{Y2}


(4) Sb 単原子層





挿入图 : $In_{Y1}Ga_{1-Y1}As_{1-Y2}Sb_{Y2}$

【図6】



Eg (InAlAs) = 1.46eV (Y = 0.52)

	Eg (InGaAs)	Δ Ec	ΔEv
	(eV)	(eV)	(eV)
X = 0.53	0.76	0.50	0.20
X = 0.6	0.69	0.55	0.22
X = 0.8	0.51	0.68	0.27